于制造积体电路期间蚀刻铜的方法;METHODS FOR ETCHING COPPER DURING THE FABRICATION OF INTEGRATED CIRCUITS

摘要

本发明揭露在制造积体电路期间蚀刻铜的方法。在一个示例实施例中，一种制造积体电路的方法包括：提供积体电路结构，该积体电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层；以及利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层，该湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4，体积百分比为约0.1至约0.7的H2O2，以及其余为H2O及可选的NH4OH组成。