一种双线性插值放大算法的高效率FPGA实现方法和装置

摘要

本发明公开了一种双线性插值放大算法的高效率FPGA实现方法，该方法包括：获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数；利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。本发明实施例中还提出了一种与上述方法对应的双线性插值放大算法的高效率FPGA实现装置。本发明实施例中，可以减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能实现视频缩放，解决乘法器数量较少的FPGA芯片无法实现视频缩放的问题。

主权项

一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现方法，应用于采用双线性插值来实现视频缩放的FPGA芯片中，其特征在于，所述方法包括以下步骤：获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数；利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。