发明名称 基于FPGA的PTN设备网络延时监测装置
摘要 一种基于FPGA的PTN设备网络延时监测装置,它包括在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元,数据包监控单元由数据包缓冲单元、数据包打包单元、数据包解包单元、时钟与时钟倍频单元、监控数据缓存与处理单元和电源组成;本实用新型通过在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元,使得在不改变原有交换器件和体系的情况下进行监测,这样降低了成本,还实现了实时监测的功能;通过数据包缓冲单元连接PTN设备PHY层数据入口和数据出口并与时钟与倍频单元连接,使得监控数据缓存与处理单元能够对PTN设备入口和出口的数据进行处理,并且以本地时钟为基准,不依赖全网时间同步,降低PTN设备技术难度,对倍频处理可以提高时间精确性。
申请公布号 CN204597975U 申请公布日期 2015.08.26
申请号 CN201520147508.4 申请日期 2015.03.16
申请人 毕节供电局 发明人 孙波;王琨;曹宣艳
分类号 H04B17/364(2015.01)I;H04L12/26(2006.01)I 主分类号 H04B17/364(2015.01)I
代理机构 贵州启辰知识产权代理有限公司 52108 代理人 赵彦栋
主权项 一种基于FPGA的PTN设备网络延时监测装置,它包括在PTN设备(1)中PHY层(2)和MAC层(3)之间连接一个基于FPGA的数据包监控单元(4),其特征在于:数据包监控单元(4)由数据包缓冲单元(5)、数据包打包单元(6)、数据包解包单元(7)、时钟与时钟倍频单元(8)、监控数据缓存与处理单元(9)和电源(10)组成;数据包缓冲单元(5)与数据包打包单元(6)连接一组,数据包缓冲单元(5)与数据包解包单元(7)连接一组,两个数据包缓冲单元(5)分别连接PTN设备PHY层(2)数据入口和MAC层(3)数据出口并与时钟与倍频单元(8)连接;数据包打包单元(6)连接PTN设备(1)的MAC层(3)数据入口;数据包解包单元(7)连接PTN设备(1)的PHY层(2)数据出口;时钟与倍频单元(8)与监控数据缓存与处理单元(9)连接,监控数据缓存与处理单元(9)与PTN设备(1)的交换核心(11)所连接。
地址 551700 贵州省毕节桂花路14号