| 摘要 |
本開示は、マルチゲートトランジスタ、構造、デバイス、装置、システム、および関連するプロセスの実装形態を提供する。一態様では、デバイスは、基板の上に配置された薄膜半導体層を含む。ドレインおよびソースは、半導体層に結合される。デバイスはまた、すべて半導体層に隣接して配置され、それぞれ第１、第２、および第３の制御信号を受信するように構成された、第１、第２、および第３のゲートを含む。誘電体層は、ゲートを半導体層から、かつ互いから絶縁する。第１のモードで、第１、第２、および第３のゲートは、電荷が第２のゲートに隣接する半導体層の領域内の電位井戸に蓄積されるように構成される。第２のモードで、第１、第２、および第３のゲート電極は、蓄積された電荷が第３のゲート電極に隣接する半導体層の領域を通り、ソースを通って、負荷に転送されるように構成される。 |
