| 摘要 |
クロック式電子設計自動化（ＥＤＡ）ツールフローの使用を可能にする相対タイミング特徴付けのための技術を開示する。一例において、方法は、ＥＤＡツールが、発散点（ｐｏｄ）事象と第１のｐｏｃ事象（ｐｏｃ0）及び第２のｐｏｃ事象（ｐｏｃ1）を含む２つの収束点（ｐｏｃ）事象との間の回路モデル内のセルの相対タイミング制約（ＲＴＣ）を識別する段階を含むことができる。ＥＤＡツールは、ｐｏｄ事象と第１のｐｏｃ事象の間の第１のｐｏｃ事象経路に対する最大ターゲット遅延を発生させることができる。ＥＤＡツールは、ｐｏｄ事象と第２のｐｏｃ事象の間の第２のｐｏｃ事象経路に対する最小ターゲット遅延を発生させることができる。ＥＤＡツールは、次に、最大ターゲット遅延と最小ターゲット遅延を用いて回路モデルを最適化することができる。【選択図】図７ |
