发明名称 駆動回路におけるオフセット補償
摘要 デジタル−アナログ変換器(DAC)におけるオフセットを補償する為の装置及び方法が提示される。装置は、利得ブロックを含んでもよい。利得ブロックの非反転入力部は、DACの最悪ケースの予想正オフセットを上回るように選択されたバイアス電圧が与えられてもよい。利得ブロックの出力からのフィードバックが、プロセッサに提供されてもよい。プロセッサは、DACを駆動する為に接続されてもよい。
申请公布号 JP2015524157(A) 申请公布日期 2015.08.20
申请号 JP20150509267 申请日期 2012.05.04
申请人 コーニンクレッカ フィリップス エヌ ヴェ 发明人 コンロイ マイケル ジェイ.;グロトコウスキ ミロスワフ
分类号 H01L33/00;G05F1/56;H05B37/02 主分类号 H01L33/00
代理机构 代理人
主权项
地址