发明名称 FDD-LTE直放站
摘要 FDD-LTE直放站包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片;上行接收天线连接第一射频收发芯片的第一混频器,下行发射天线连接第一射频收发芯片的第二混频器,第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片;下行接收天线连接第二射频收发芯片的第一混频器,上行发射天线连接第二射频发射芯片的第二混频器,第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片。本实用新型大大减少元器件,简化电路布线,缩小直放站的体积,方便后期维护,提高生产效率和降低生产成本。本实用新型还涉及相关方法。
申请公布号 CN204578536U 申请公布日期 2015.08.19
申请号 CN201520250673.2 申请日期 2015.04.23
申请人 福建京奥通信技术有限公司 发明人 曾献敏;康忠林;卓开泳
分类号 H04B7/155(2006.01)I 主分类号 H04B7/155(2006.01)I
代理机构 代理人
主权项 一种FDD‑LTE直放站,其特征在于:其包括上行接收天线、上行发射天线、第一射频收发芯片、下行接收天线、下行发射天线、第二射频收发芯片和FPGA芯片;其中,第一射频收发芯片和第二射频收发芯片各集成有第一混频器、中频滤波器、模数采样器、前端衰减器、后端衰减器、数模采样器和第二混频器,第一混频器依次通过中频滤波器和模数采样器连接前端衰减器,后端衰减器通过数模采样器连接混频器;上行接收天线连接第一射频收发芯片的第一混频器,下行发射天线连接第一射频收发芯片的第二混频器,第一射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片;下行接收天线连接第二射频收发芯片的第一混频器,上行发射天线连接第二射频发射芯片的第二混频器,第二射频收发芯片的前端衰减器和后端衰减器分别连接FPGA芯片。
地址 361000 福建省厦门市翔安火炬园翔岳路12号京奥大楼