| 摘要 |
<p>D/A 변환을 위한 참조 전압의 수를 저감할 수 있는 순회형 A/D 변환기를 제공한다. 순회형 A/D 변환기(11)는, 이득 스테이지(15), A/D 변환 회로(17), 논리 회로(19), 및 D/A 변환 회로(21)를 구비한다. 이득 스테이지(15)의 연산 동작에서는, 연산 증폭 회로(23) 및 커패시터(25, 27, 29)를 이용하고 연산값 V를 생성한다. 이득 스테이지(15)는, 2종의 전압 신호 V, V를 스위치 회로(31)로 커패시터(25, 27)로 전환에 의해, D/A 변환 회로(21)에서 3종의 전압 신호를 받은 것처럼 동작한다. 즉, D/A 변환 회로(21)는, 디지털 신호(B, B)의 값(D=2)에 응답하여 커패시터(25, 27)에 전압 신호 V를 제공하고, 신호(B, B)의 값(D=1)에 응답하여 커패시터(25, 27)에 각각 전압 신호 V및 V를 제공하고, 신호(B, B)의 값(D=0)에 응답하여 커패시터(25, 27)에 전압 신호 V를 제공한다.</p> |
