动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器

摘要

本发明公开了一种动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器。该动态移位寄存电路包括用于输入逻辑信号的信号输入端、用于输入时钟信号的第一时钟输入端、用于输入与所述时钟信号互补信号的第二时钟输入端、动态移位寄存单元、锁定单元、缓冲单元以及信号输出端。本发明的动态移位寄存电路和动态移位寄存器，在实现动态移位寄存功能的同时，能够有效地防止因寄生电容影响而造成的信号传递输出不稳定的现象发生。

主权项

一种动态移位寄存电路，其特征在于，该电路包括用于输入逻辑信号的信号输入端、用于输入时钟信号的第一时钟输入端、用于输入与所述时钟信号互补信号的第二时钟输入端、动态移位寄存单元、锁定单元、缓冲单元以及信号输出端；所述动态移位寄存单元包括：第一晶体管，其源极连接到第一参考电源；第二晶体管，其源极连接到所述第一时钟输入端，漏极连接到所述第一晶体管的栅极；第三晶体管，其栅极连接到所述信号输入端，源极连接到所述第一晶体管的漏极，漏极连接到所述第二晶体管的栅极；第四晶体管，其栅极连接到所述信号输入端，源极连接到第二参考电源，漏极连接到所述第三晶体管的漏极；第五晶体管，其栅极连接到所述第二时钟输入端，源极连接到所述第二参考电源，漏极连接到所述第二晶体管的漏极；电容器，其两端分别连接到所述第四晶体管的栅极和漏极；所述锁定单元包括：第六晶体管，其源极连接到所述第二参考电源，漏极连接到所述第二晶体管的漏极；第一反相器，其输入端连接到所述第六晶体管的漏极，其输出端连接到所述第六晶体管的栅极。