RS编码的并行实现方法及装置

摘要

本发明公开了一种RS编码的并行实现方法及装置，其中，上述方法包括以下步骤：根据参数m、n、k确定RS码的生成多项式G(x)，并判断k和(n-k)是否能被H整除；根据(n-k)是否能被H整除，选择相应的并行编码实现结构；根据生成多项式G(x)计算并行编码实现结构中常系数乘法器的系数；根据k是否能被H整除，确定是否需要补零和去零处理；根据n、k、H参数，确定对并行编码实现结构中反馈门控制信号、输入使能以及输出选择信号的控制；输出并行编码结果。本发明适用于GF（2^m）上任意RS码型在任意并行度H（H不大于k）下的并行实现。

主权项

RS编码的并行实现方法，其特征在于，包括以下步骤：根据参数m、n、k确定RS码的生成多项式G(x)，m为大于零的整数，确定伽罗华域为GF（2^m），n为RS码字的长度，k为RS码字中信息位的长度，H为所需要实现的并行度；根据（n‑k）是否能被H整除确定H路线性反馈移位寄存器LFSR的各反馈回路级数；当（n‑k）能被H整除时，所述反馈回路级数为(n‑k)/H；当（n‑k）不能被H整除时，反馈回路0至反馈回路r的反馈级数为A1，反馈回路（r+1）至反馈回路（H‑1）的反馈级数为（H‑A1），A1为(n‑k)/H向下取整，r为(n‑k）除以H所得的余数；根据公式获得各常系数乘法器的系数i=0,1，...,n‑k‑1；j＝0,1，...,H‑1；根据k是否能被H整除，确定是否需要补零和去零处理，当k不能被H整除时，经过T次处理后的剩余R个码元前面补(H‑R)个零码元；当k能够被H整除时，无需补零和去零处理；R为k除以H所得的余数，k=T*H+R；根据参数n、k、H，确定相应的反馈门控制信号、输入使能以及输出选择信号；通过H路LFSR输出并行编码结果。