超高密度垂直与非记忆器件及其制造方法

摘要

披露了一种单片三维NAND串以及制造方法。所述串的通道（1）可以是垂直的或V形。该通道的芯填充有绝缘体。控制栅极（3）相对于中介电介质层凹入。电荷存储区域（9）以及阻挡块（7）形成于该凹入部中。屏蔽翼（12）可在控制栅极之后形成。

主权项

一种单片三维NAND串，其包括：半导体通道，所述半导体通道的至少一个端部部分实质上垂直于基板的主要表面延伸；多个控制栅极电极，其实质上平行于所述基板的主要表面延伸，其中所述多个控制栅极电极至少包括定位于第一器件层级中的第一控制栅极电极和定位于第二器件层级中的第二控制栅极电极，第二器件层级定位于所述基板的主要表面上方和第一器件层级下方；层级间绝缘层，其定位于第一控制栅极电极与第二控制栅极电极之间；阻挡电介质，所述阻挡电介质包括多个阻挡电介质段，其中所述多个阻挡电介质段中的每一个被定位成与所述多个控制栅极电极中的相应的一个接触；多个离散电荷储存段，其中所述多个离散电荷储存段中的每一个是定位成至少部分地与相应阻挡电介质段接触，并且其中所述多个离散电荷储存段至少包括定位于第一器件层级中的第一离散电荷储存段和定位于第二器件层级中的第二离散电荷储存段；穿隧电介质，其定位于所述多个离散电荷储存段中的每一个与所述半导体通道之间；以及至少第一导电或半导体屏蔽翼，其定位于第一离散电荷储存段与第二离散电荷储存段之间。