发明名称 基于氧化物半导体薄膜晶体管的GOA电路
摘要 本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路,不仅能够防止漏电,提高GOA电路的可靠性,还通过将第一下拉模块(400)内的第四十薄膜晶体管(T40)的栅极与源极短接来避免GOA单元电路在非作用期间产生串扰电流,通过将下拉维持模块(600)中第七十五薄膜晶体管(T75)的栅极与漏极均电性连接于第一节点(Q(N))来避免恒压高电位(DCH)对第一节点(Q(N))下拉维持的影响,通过设置清空重置模块(700)在每一帧画面产生前对第一节点(Q(N))进行清空重置,以清除残余电荷对GOA电路的干扰,保证GOA电路的正常输出和画面的正常显示。
申请公布号 CN104851403A 申请公布日期 2015.08.19
申请号 CN201510292125.0 申请日期 2015.06.01
申请人 深圳市华星光电技术有限公司 发明人 戴超
分类号 G09G3/36(2006.01)I 主分类号 G09G3/36(2006.01)I
代理机构 深圳市德力知识产权代理事务所 44265 代理人 林才桂
主权项 一种基于氧化物半导体薄膜晶体管的GOA电路,其特征在于,包括级联的多个GOA单元电路,每一级GOA单元电路均包括:上拉控制模块(100)、上拉模块(200)、下传模块(300)、第一下拉模块(400)、自举电容模块(500)、及下拉维持模块(600);设N为正整数,除第一级GOA单元电路以外,在第N级GOA单元电路中:所述上拉控制模块(100)包括第十一薄膜晶体管(T11),所述第十一薄膜晶体管(T11)的栅极接收上一级第N‑1级GOA单元电路的级传信号(ST(N‑1)),源极电性连接于恒压高电位(DCH),漏极电性连接于第一节点(Q(N));所述上拉模块(200)包括:第二十一薄膜晶体管(T21),所述第二十一薄膜晶体管(T21)的栅极电性连接于第一节点(Q(N)),源极电性连接于对应该第N级GOA单元电路的第m组时钟信号(CK(m)),漏极输出扫描驱动信号(G(N));所述下传模块(300)包括:第二十二薄膜晶体管(T22),所述第二十二薄膜晶体管(T22)的栅极电性连接于第一节点(Q(N)),源极电性连接于对应该第N级GOA单元电路的第m组时钟信号(CK(m)),漏极输出级传信号(ST(N));所述第一下拉模块(400)包括第四十薄膜晶体管(T40)、与第四十一薄膜晶体管(T41);所述第四十薄膜晶体管(T40)的栅极与源极均电性连接于第一节点(Q(N)),漏极电性连接于第四十一薄膜晶体管(T41)的漏极;所述第四十一薄膜晶体管(T41)的栅极输入对应于下两极第N+2级GOA单元电路的第m+2组时钟信号(CK(m+2)),源极输入扫描驱动信号(G(N));所述自举电容模块(500)包括电容(Cb),所述电容(Cb)的一端电性连接于第一节点(Q(N)),另一端电性连接于扫描驱动信号(G(N));所述下拉维持模块(600)包括:一由多个薄膜晶体管构成的双重反相器(F)、第四十二薄膜晶体管(T42)、第三十二薄膜晶体管(T32)、第七十五薄膜晶体管(T75)、与第七十六薄膜晶体管(T76);所述双重反相器(F)的输入端电性连接于第一节点(Q(N)),输出端电性连接于第二节点(P(N));所述第四十二薄膜晶体管(T42)的栅极电性连接于第二节点(P(N)),漏极电性连接于第一节点(Q(N)),源极电性连接于第三节点(T(N));所述第三十二薄膜晶体管(T32)的栅极电性连接于第二节点(P(N)),漏极电性连接于扫描驱动信号(G(N)),源极电性连接于第一恒压负电位(VSS);所述第七十五薄膜晶体管(T75)的栅极与漏极均电性连接于第一节点(Q(N)),源极电性连接于第三节点(T(N));所述第七十六薄膜晶体管(T76)的栅极电性连接于第二节点(P(N)),漏极电性连接于第三节点(T(N)),源极电性连接于第二恒压负电位(DCL);所述第二恒压负电位(DCL)低于第一恒压负电位(VSS);各个薄膜晶体管均为氧化物半导体薄膜晶体管。
地址 518132 广东省深圳市光明新区塘明大道9—2号