一种跨时钟域的AHB总线桥接方法和装置

摘要

本发明公开了一种跨时钟域的AHB总线桥接方法和装置，包括：主控制逻辑模块，根据主器件的总线信号生成主时钟域的总线控制信号；根据在主时钟域下采样的被从时钟域锁存的从器件总线信号，产生反馈到主器件的响应信号；从控制逻辑模块，根据从器件的响应信号和在从时钟域下采样被主时钟域锁存的主器件总线信号，生成从时钟域的总线控制信号；主时钟和从时钟数据锁存模块，当总线控制信号使能有效时，对同步的数据进行锁存采样；异步脉冲同步电路模块，将跨时钟域信号同步到对方时钟域中。本发明中主从器件在任意频率下都能够实现AHB协议。

主权项

一种跨时钟域的AHB总线桥接装置，其特征在于，包括：主控制逻辑模块，用于根据来自主器件发送的总线信号生成主时钟域的总线控制信号；根据来自异步时钟同步电路的在主时钟域下采样的被从时钟域锁存的从器件总线信号，产生反馈到主器件的响应信号；从控制逻辑模块，用于根据来自从器件反馈的响应信号和来自异步时钟同步电路的在从时钟域下采样被主时钟域锁存的主器件总线信号，生成从时钟域的总线控制信号；主时钟和从时钟数据锁存模块，用于接收来自所述主时钟域的总线控制信号和/或所述从时钟域的总线控制信号，并当所述主时钟域的总线控制信号和/或所述从时钟域的总线控制信号使能有效时，对同步的数据进行锁存采样；以及异步脉冲同步电路模块，用于将所述主控制逻辑模块和/或所述从控制逻辑模块中的跨时钟域信号进行跨时钟同步处理。