记忆体电路中断的脉冲机构;PULSE MECHANISM FOR MEMORY CIRCUIT INTERRUPTION

摘要

在其中多个记忆体晶片在一共用汇流排线路上传达其等就绪/繁忙状态之一记忆体系统中，一脉冲机构用于该等个别记忆体晶片以向控制器指示记忆体晶片之就绪/繁忙状态。在一实例中，该控制器将不同长度之脉冲持续时间指派给记忆体晶粒以容许该控制器区分该等记忆体晶粒。亦描述用于处置不同晶片之脉冲之间之汇流排冲突之技术。