发明名称 |
一种绝缘体上硅SOI的ESD保护电路 |
摘要 |
一种静电放电(ESD)保护电路,其使用有氧化埋层但没有寄生衬底二极管的绝缘体上硅(SOI)晶体管,用于ESD保护。一个滤波电压由一个电阻和一个电容产生。当有一个VDD到VSS的ESD正脉冲时,滤波电压通过n-沟道传输晶体管并被反转,驱动大SOI晶体管的栅极,泄放ESD电流。还有第二条路径是用于VSS到VDD的ESD正脉冲。当正ESD脉冲施加到VSS上时,滤波电压通过p-沟道传输晶体管到达所述栅极。大SOI晶体管可连接在VDD和VSS之间,用于电源钳位,n-沟道和p-沟道传输晶体管的栅极连接到VDD。在VDD和VSS之间可以添加一个小的二极管,产生一个小的触发电流以触发I/O焊盘附近的栅极接地ESD保护晶体管,用于基于焊盘全芯片的ESD保护。 |
申请公布号 |
CN104835816A |
申请公布日期 |
2015.08.12 |
申请号 |
CN201510165950.4 |
申请日期 |
2015.04.09 |
申请人 |
香港应用科技研究院有限公司 |
发明人 |
蔡小五;严北平;霍晓 |
分类号 |
H01L27/02(2006.01)I;H01L27/12(2006.01)I |
主分类号 |
H01L27/02(2006.01)I |
代理机构 |
深圳新创友知识产权代理有限公司 44223 |
代理人 |
江耀纯 |
主权项 |
一种绝缘体上硅SOI静电放电ESD保护结构,包括:一个泄放SOI晶体管,其第一源极/漏极连接到第一端子,其第二源极/漏极连接到第二端子,其栅极连接到一个栅节点,所述栅极控制所述第一和所述第二源极/漏极之间的一个沟道区中的一个沟道;一个氧化埋层,其在所述第一和所述第二源极/漏极和所述沟道区之下,所述氧化埋层阻止电流从所述第一和所述第二源极/漏极以及所述沟道区流向衬底,其中不存在用于所述泄放SOI晶体管下的ESD保护的寄生衬底二极管;一个电阻器,其连接在所述第一端子和一个滤波节点之间;一个电容器,其连接在所述第二端子和所述滤波节点之间;一个n‑沟道传输晶体管,其栅极连接到所述第一端子,其漏极连接到所述滤波节点,其源极连接到一个反相节点;一个反相器,其将所述反相节点反转,以驱动所述泄放SOI晶体管的所述栅节点;一个p‑沟道传输晶体管,其栅极连接到所述第一端子,其源极连接到所述滤波节点,其漏极连接到所述泄放SOI晶体管的所述栅节点;由此,所述泄放SOI晶体管将ESD脉冲泄放,不需要一个寄生衬底二极管的帮助。 |
地址 |
中国香港新界沙田香港科学园科技大道西二号6栋3楼 |