移位寄存器单元、移位寄存器及液晶显示装置

摘要

本发明公开了一种移位寄存器单元、移位寄存器及液晶显示装置。移位寄存器单元包括：输入模块、处理模块和输出模块，其中，处理模块，包括十六个薄膜晶体管和两个电容器，用于根据输入模块输入的第一时钟信号、第二时钟信号、上一个移位寄存器单元发送的触发信号和第一信号，在至少两个薄膜晶体管形成的第一结点处生成发送至下一个移位寄存器单元的触发信号，在至少两个薄膜晶体管形成的第二结点处生成发送至下一个移位寄存器单元的第一信号，还生成栅极驱动信号；输出模块，用于将生成的触发信号和第一信号发送至下一个移位寄存器单元，并输出生成的栅极驱动信号。采用本发明能够避免延迟的累加。

主权项

一种移位寄存器单元，其特征在于，包括：输入模块，用于输入第一时钟信号、第二时钟信号、低电平信号、复位信号、触发信号和第一信号；其中，第一时钟信号与第二时钟信号的反相信号相同，且第一时钟信号为奇行移位寄存器单元提供时钟信号，第二时钟信号为偶行移位寄存器单元提供时钟信号；处理模块，与所述输入模块连接，包括十六个薄膜晶体管和两个电容器，用于根据所述输入模块输入的第一时钟信号、第二时钟信号、触发信号和第一信号，生成栅极驱动信号；输出模块，与所述处理模块连接，用于输出所述处理模块生成的所述栅极驱动信号；其中，第一薄膜晶体管(T1)，其源极与第一时钟信号输入端连接；第二薄膜晶体管(T2)，其漏极与低电平信号输入端连接；第三薄膜晶体管(T3)，其栅极与第一薄膜晶体管的漏极以及第二薄膜晶体管的栅极连接，源极与低电平信号输入端连接；第四薄膜晶体管(T4)，其栅极与第三薄膜晶体管的漏极连接，源极与低电平信号输入端连接，漏极与第一薄膜晶体管的漏极、第二薄膜晶体管的栅极以及第三薄膜晶体管的栅极连接；第五薄膜晶体管(T5)，其栅极与第二薄膜晶体管的源极连接，源极与低电平信号输入端连接，漏极与第一薄膜晶体管的漏极、第二薄膜晶体管的栅极、第三薄膜晶体管的栅极以及第四薄膜晶体管的漏极连接；第六薄膜晶体管(T6)，其栅极与漏极连接，并均与第二时钟信号输入端连接，源极与第二薄膜晶体管的源极以及第五薄膜晶体管的栅极连接；第七薄膜晶体管(T7)，其栅极与第一薄膜晶体管的栅极连接，源极与第四薄膜晶体管的栅极连接，漏极与低电平信号输入端连接；第八薄膜晶体管(T8)，其源极与第一信号输入端连接，漏极与第一薄膜晶体管的栅极以及第七薄膜晶体管的栅极连接；第九薄膜晶体管(T9)，其栅极与第四薄膜晶体管的栅极、第三薄膜晶体管的漏极、以及第七薄膜晶体管的源极连接，漏极与第七薄膜晶体管的栅极、第八薄膜晶体管的漏极、第一薄膜晶体管的栅极连接；第十薄膜晶体管(T10)，其栅极与触发信号输入端连接，源极与第八薄膜晶体管的栅极连接，漏极与第二时钟信号输入端连接；第十一薄膜晶体管(T11)，其栅极与第二时钟信号输入端连接，源极与低电平信号输入端连接，漏极与第四薄膜晶体管的栅极、第三薄膜晶体管的漏极、第七薄膜晶体管的漏极以及第九薄膜晶体管的栅极连接；第十二薄膜晶体管(T12)，其栅极与复位信号输入端连接，源极与第一薄膜晶体管的栅极、第八薄膜晶体管的漏极连接，漏极与低电平信号输入端连接；第十三薄膜晶体管(T13)，其栅极与第二时钟信号输入端连接，源极与低电平信号输入端连接，漏极与第九薄膜晶体管的源极连接；第十四薄膜晶体管(T14)，其栅极与第九薄膜晶体管的栅极、第四薄膜晶体管的栅极、第三薄膜晶体管的漏极以及第七薄膜晶体管的源极连接，源极与低电平信号输入端连接，漏极与第九薄膜晶体管的源极以及第十三薄膜晶体管的漏极连接；第十五薄膜晶体管(T15)，其栅极与复位信号输入端连接，源极与第十三薄膜晶体管的漏极以及第九薄膜晶体管的源极连接；漏极与低电平信号输入端连接；第一电容器，其第一端与第八薄膜晶体管的漏极、第一薄膜晶体管的栅极连接、第二端与第九薄膜晶体管的源极、第十三薄膜晶体管的漏极、第十四薄膜晶体管的漏极以及第十五薄膜晶体管的源极连接；第二电容器，其第一端与低电平信号输入端连接，第二端与第一薄膜晶体管的漏极、第四薄膜晶体管的漏极、第五薄膜晶体管的漏极、第二薄膜晶体管的栅极以及第三薄膜晶体管的栅极连接；第十六薄膜晶体管(T16)，其栅极与第八薄膜晶体管的漏极、第一电容器的第一端、第九薄膜晶体管的漏极以及第七薄膜晶体管的栅极连接，源极与第一时钟信号输入端连接，漏极与第一电容器的第二端、第九薄膜晶体管的源极、第十三薄膜晶体管的漏极、第十四薄膜晶体管的漏极以及第十五薄膜晶体管的源极连接。