发明名称 |
一种半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件及其制造方法,涉及半导体技术领域。本发明的半导体器件的制造方法,包括形成位于轻掺杂源/漏区内的第一位错、位于源极与漏极内的第二位错以及位于源极和漏极上方且高于半导体衬底的抬升的应力层的步骤,该第一位错、第二位错以及抬升的应力层可以对NMOS器件的沟道施加张应力,提高半导体器件的性能;并且,由于形成的应力层高于半导体衬底,不仅可以避免对源极和漏极造成破坏,而且可以提高单位时间内的产量。本发明的半导体器件,可以采用上述方法制得,具有更好的性能。 |
申请公布号 |
CN104835785A |
申请公布日期 |
2015.08.12 |
申请号 |
CN201410045886.1 |
申请日期 |
2014.02.08 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
李勇 |
分类号 |
H01L21/8238(2006.01)I;H01L27/092(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
高伟;赵礼杰 |
主权项 |
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供半导体衬底,在所述半导体衬底上形成伪栅极结构和位于所述伪栅极结构两侧的偏移侧壁;步骤S102:通过轻掺杂离子注入在所述半导体衬底内形成轻掺杂源/漏区以及位于所述轻掺杂源/漏区内的第一位错;步骤S103:在所述偏移侧壁的两侧形成主侧壁,通过重掺杂离子注入在所述半导体衬底内形成源极和漏极以及位于所述源极和所述漏极内的第二位错;步骤S104:去除所述主侧壁,形成位于所述源极和所述漏极上方且高于所述半导体衬底的抬升的应力层。 |
地址 |
201203 上海市浦东新区张江路18号 |