| 发明名称 | 异质结半导体器件 | ||
| 摘要 | 一种异质结半导体器件(200)包括衬底(202)和设置在衬底上的多层结构。多层结构包括第一层(204)和第二层(206)；第一层包括设置在衬底上的第一半导体；第二层包括设置在第一层上的第二半导体，以在第一层和第二层之间定义界面。第二半导体与第一半导体不同，从而在界面附近形成二维电子气(220)。多层结构还包括钝化层，其包括设置在第二层上的半导体钝化层(208)。异质结半导体器件还包括第一端(210)和第二端(212)，第一端电耦合到异质结半导体器件的第一区域；第二端电耦合到异质结半导体器件的第二区域。第二端(212)电耦合到半导体钝化层，从而电荷可以从半导体钝化层(208)流入第二端(212)。 | ||
| 申请公布号 | CN104835855A | 申请公布日期 | 2015.08.12 |
| 申请号 | CN201510013279.1 | 申请日期 | 2015.01.12 |
| 申请人 | 恩智浦有限公司 | 发明人 | 约翰内斯·J·T·M·唐克尔;霍德弗里德斯·A·M·胡尔克斯;斯蒂凡·巴斯蒂安·西蒙·海尔;迈克尔·安东尼·阿曼德·因赞特 |
| 分类号 | H01L29/872(2006.01)I;H01L29/778(2006.01)I;H01L29/06(2006.01)I;H01L23/31(2006.01)I | 主分类号 | H01L29/872(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种异质结半导体器件，其特征在于，包括：衬底；设置在衬底上的多层结构，所述多层结构包括：第一层，包括设置在衬底上的第一半导体；第二层，包括设置在第一层上的第二半导体，以在第一层与第二层之间形成界面，其中第二半导体与第一半导体不同，从而在界面附近处形成二维电子气；钝化层，包括设置在第二层上的半导体钝化层；第一端，电耦合至异质结半导体器件的第一区域；第二端，电耦合至异质结半导体器件的第二区域，其中第二端电耦合到半导体钝化层，从而电荷能够从半导体钝化层流入第二端。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||