| 发明名称 |
NON-LINEAR TERMINATION FOR AN ON-PACKAGE INPUT/OUTPUT ARCHITECTURE |
| 摘要 |
온-패키지 인터페이스. 제1 다이 상의 단일 종단 송신기 회로들의 제1 세트. 제2 다이 상의 단일 종단 수신기 회로들의 제1 세트. 수신기 회로들은 인버터 및 저항성 피드백 요소를 포함하는 종단 회로를 갖는다. 복수의 도전성 라인이 송신기 회로들의 제1 세트와 수신기 회로들의 제1 세트를 결합한다. 복수의 도전성 라인의 길이들은 매칭된다. |
| 申请公布号 |
KR20150091175(A) |
申请公布日期 |
2015.08.07 |
| 申请号 |
KR20157019138 |
申请日期 |
2011.12.22 |
| 申请人 |
INTEL CORP. |
发明人 |
MELLINGER TODD W.;GRIFFITH MICHAEL E.;BALAMURUGAN GANESH;THOMAS THOMAS P.;KUMAR RAJESH |
| 分类号 |
G06F13/14;G06F13/36 |
主分类号 |
G06F13/14 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
