发明名称 統合プロセッサ及びCDR回路
摘要 システムは、1つ又は複数のアナログ構成要素を含んだクロック・データ・リカバリ回路を含むことができる。また、システムは、クロック・データ・リカバリ回路を制御するように構成されたデジタル制御回路を含むことも可能である。デジタル制御回路及びクロック・データ・リカバリ回路は、単一の基板の上に形成することができる。
申请公布号 JP2015522966(A) 申请公布日期 2015.08.06
申请号 JP20150510492 申请日期 2013.05.03
申请人 フィニサー コーポレイション 发明人 ミャオ、ジェイソン ワイ.
分类号 H04L7/033;G06F1/12;H03L7/08 主分类号 H04L7/033
代理机构 代理人
主权项
地址