发明名称 | 一种基于FPGA的CPU热插拔实现方法及系统 | ||
摘要 | 本发明公开一种基于FPGA的CPU热插拔实现方法及系统,属于计算机应用领域,本发明中FPGA设置I<sup>2</sup>C通信模块,CPU热插拔控制模块,时序控制模块,利用CPU热插拔控制模块接收及发送FPGA外部信号,同时发送FPGA接收到的上位机命令的指示信号;FPGA将CPU热插拔控制模块接收到的信号通过I<sup>2</sup>C通信模块发送到BIOS,然后BIOS通过I<sup>2</sup>C通信模块发送相应的控制命令到FPGA;时序控制模块解析BIOS发送的命令,并控制CPU在热插入时的上电时序和热拔除的掉电时序,以便CPU完成热插拔;本设计充分利用FPGA的内部资源,增加了设计和维护的灵活性,并降低了设计成本。 | ||
申请公布号 | CN104820655A | 申请公布日期 | 2015.08.05 |
申请号 | CN201510247519.4 | 申请日期 | 2015.05.15 |
申请人 | 浪潮电子信息产业股份有限公司 | 发明人 | 黄小东;薛广营;王岩 |
分类号 | G06F13/40(2006.01)I | 主分类号 | G06F13/40(2006.01)I |
代理机构 | 济南信达专利事务所有限公司 37100 | 代理人 | 姜明 |
主权项 | 一种基于FPGA的CPU热插拔实现方法,其特征是:在服务器系统内包括FPGA,BIOS;FPGA上设置I<sup>2</sup>C通信模块,CPU热插拔控制模块,时序控制模块;利用CPU热插拔控制模块接收及发送FPGA外部信号,同时发送FPGA接收到的上位机命令的指示信号;FPGA将CPU热插拔控制模块接收到的信号通过I<sup>2</sup>C通信模块发送到BIOS,然后BIOS通过I<sup>2</sup>C通信模块发送相应的控制命令到FPGA;时序控制模块解析BIOS发送的命令,并控制CPU在热插入时的上电时序和热拔除的掉电时序,完成CPU的热插拔。 | ||
地址 | 250101 山东省济南市高新区浪潮路1036号 |