半导体集成电路及半导体物理量传感装置

摘要

辅助存储器电路(12)由串联连接有多个触发器的移位寄存器、以及反转各D触发器的输出(Q0)～(Qn)而输出的多个反转电路构成。主存储器电路(13)由通过来自于辅助存储器电路(12)的信号制动的开关(SWa)，以及与开关(SWa)串联连接且通过写入电压(1)驱动的EPROM构成。可变电阻电压(19)由通过来自于辅助存储器电路(12)的信号制动的开关(SWb)，以及与开关(SWb)串联连接的电阻(Ra)构成。如此，能够使写入电压(1)和写入电压(2)的端子通用化。并且，能够提供一种使写入EOROM时的电压为恒定而能够进行电修整的低成本的半导体集成电路及半导体物理量传感装置。

主权项

一种半导体集成电路，其特征在于，具有：数据输入端子，输入串行数字数据；接地端子，提供接地电位；电源端子，提供电源电压；辅助存储器电路，暂时存储由所述数据输入端子输入的修整数据；可重写只读主存储器电路，通过电重写动作对存储在所述辅助存储器电路中的修整数据进行存储；写入端子，输入外部时钟，或者提供用于向所述主存储器电路写入数据的大于或等于所述电源电压的第一写入电压；可变电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据的第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；信号判别装置，判别施加于所述写入端子的电压是外部时钟还是第一写入电压，向所述辅助存储器电路提供外部时钟，且向所述主存储器电路提供第一写入电压；所述辅助存储器电路由串联连接有多个触发器的移位寄存器构成，所述主存储器电路包括与所述各触发器对应，且由第一开关和串联连接在该第一开关并通过所述第一写入电压驱动的EPROM所构成的第一串联电路，所述可变电阻电路包括与所述各触发器对应、且由第二开关和串联连接在该第二开关上的电阻构成的第二串联电路，多个所述第一串联电路与多个所述第二串联电路被串联连接，当施加所述第一写入电压时，与所述第一开关的导通数量相同的所述第二开关被导通。