基于FPGA实现的MIPI LANE信号串化输出的装置

摘要

本实用新型公开了一种基于FPGA实现的MIPILANE信号串化输出的装置，包括MIPI数据转换与缓存模块、BANK数据串化模块、BANK时钟串化模块、LVDS输出模块、MIPI输出模块、IO串化时钟模块、相位调整模块和BANK驱动模块；MIPI数据转换与缓存模块分别与BANK数据串化模块、BANK时钟串化模块和IO串化时钟模块连接，IO串化时钟模块通过相位调整模块和BANK驱动模块连接，BANK驱动模块通过BANK数据串化模块和BANK时钟串化模块连接，BANK数据串化模块和BANK时钟串化模块分别和LVDS输出模块连接，LVDS输出模块通过MIPI输出模块和MIPI模组连接。本实用新型适用于1～4LANE的MIPI模组，最高可支持1Gbps传输率，数据传输率可由上层设置；可调整各个LANE串行信号之间的相对延时，确保其传输同步和对齐，从而工作可靠、稳定。

主权项

一种基于FPGA实现的MIPI LANE信号串化输出的装置，其特征在于：包括MIPI数据转换与缓存模块(1)、BANK数据串化模块(2)、BANK时钟串化模块(3)、LVDS输出模块(5)、MIPI输出模块(6)、IO串化时钟模块(7)、相位调整模块(8)和BANK驱动模块(9)；所述MIPI数据转换与缓存模块(1)分别与BANK数据串化模块(2)、BANK时钟串化模块(3)和IO串化时钟模块(7)连接，所述IO串化时钟模块(7)通过相位调整模块(8)和BANK驱动模块(9)连接，所述BANK驱动模块(9)通过BANK数据串化模块(2)和BANK时钟串化模块(3)连接，所述BANK数据串化模块(2)和BANK时钟串化模块(3)分别和LVDS输出模块(5)连接，所述LVDS输出模块(5)通过MIPI输出模块(6)和MIPI模组(11)连接。