具有多个应力结构的半导体器件及其制造方法

摘要

公开了具有多个错位结构的半导体器件及其制造方法。示例性半导体器件包括：栅极结构，覆盖半导体衬底的顶面；以及第一栅极隔离件，设置在栅极结构的侧壁上并覆盖衬底的顶面。半导体器件还包括结晶半导体材料，其覆盖半导体衬底的表面并与第一栅极隔离件的侧壁相邻。半导体器件还包括第二栅极隔离件，其设置在第一栅极隔离件的侧壁上并覆盖结晶半导体材料。半导体器件还包括：第一应力器件区域，设置在半导体衬底中；以及第二应力器件区域，设置在半导体衬底和结晶半导体材料中。

主权项

一种半导体器件，包括：栅极结构，覆盖半导体衬底的顶面；第一栅极隔离件，设置在所述栅极结构的侧壁上并覆盖所述衬底的顶面；结晶半导体材料，覆盖所述半导体衬底的顶面并与所述第一栅极隔离件的侧壁相邻；第二栅极隔离件，设置在所述第一栅极隔离件的侧壁上并覆盖所述结晶半导体材料；第一应力器件区域，设置在所述半导体衬底中；以及第二应力器件区域，设置在所述半导体衬底和所述结晶半导体材料中，其中，所述第一应力器件区域与所述栅极结构的中心线相距第一水平距离，所述第二应力器件区域与所述栅极结构的中心线相距第二水平距离，所述第二水平距离大于所述第一水平距离；第一错位，设置在所述第一应力器件区域中；以及第二错位，设置在所述第二应力器件区域中；其中，所述第一错位在第一夹断点处开始形成，所述第二错位在第二夹断点处开始形成，所述第一夹断点在所述半导体衬底内的深度大于所述第二夹断点的深度，从所述半导体衬底的顶面开始测量深度。