| 摘要 |
<p>본 발명은 시간-디지털 변환기를 구현할 때, 두 개의 지연선과 서로 반대 위상으로 동작하는 래치를 사용하여 신호의 지연선 도파 시간이 동작 주파수 주기보다 짧더라도 그 절반보다 길면 동작 가능하게 하는 방법을 제안한다. 지연선에 신호가 입력된 경우, 절반 이상 도파한 경우, 지연선 끝까지 도파한 경우를 비교하여 동작 주파수 주기 이하의 시간 추정(interpolating)에 사용할 지연선을 선택하여 사용한다. 본 발명은 동작 주파수의 제한을 완화하여 지연선 도파 시간이 짧은 논리회로에 시간-디지털 변환기 구현을 가능하게 한다.</p> |
