发明名称 Verfahren und Schaltung zum Belasten von Zwischenverbindungen auf oberer Ebene bei Halbleiterbauelementen
摘要 <p>Halbleiterbauelement, mit einem Stromweg, der eine erste Leiterschicht, einen Spannungsgenerator (161), der mit der ersten leitfähigen Schicht verbunden ist, eine zweite Leiterschicht und eine Zwischenverbindung (151, 152, 153, 154), die die erste und zweite Leiterschicht verbindet aufweist; und einer Steuerung, die mit dem Spannungsgenerator (161) verbunden ist, wobei in einem Testmodus der Spannungsgenerator (161) ansprechend auf ein Signal von der Steuerung die Betriebsspannung zwischen einem ersten und einem zweiten Spannungspegel variiert und die Zwischenverbindung (151, 152, 153, 154) in dem Stromweg durch einen bidirektionalen Stromfluss über die Zwischenverbindung (151, 152, 153, 154) belastet, gekennzeichnet durch einen Logikzustand/DC-Versatz-Generator (162) der ausgelegt ist, ein Befehlssignal zu empfangen, das Befehlssignal durch Hinzufügen einer Direktstromversatzkomponente (DC-Versatz-Komponente) zu modifizieren und ein sich ergebendes modifiziertes Signal dem Spannungsgenerator (161) zuführt.</p>
申请公布号 DE102008022218(B4) 申请公布日期 2015.07.30
申请号 DE20081022218 申请日期 2008.05.06
申请人 INFINEON TECHNOLOGIES AG 发明人 NIERLE, KLAUS
分类号 G11C29/06;G01R31/3181;G11C8/08;G11C29/12;G11C29/50 主分类号 G11C29/06
代理机构 代理人
主权项
地址