发明名称 |
联合封装高端和低端芯片的半导体器件及其制造方法 |
摘要 |
一种联合封装高端和低端芯片的半导体器件及其制造方法,该器件中低端和高端芯片分别粘贴在导电的引线框架的两边,使低端芯片的底部漏极电性连接载片基座的顶面,高端芯片的顶部源极通过对应的焊球,电性连接在载片基座的底面。本发明中由于低端芯片、引线框架的载片基座、高端芯片是立体布置的,能够减小整个器件的尺寸;将三者塑封之后,所述高端芯片背面覆盖的金属层或导电金属贴片,暴露设置在该半导体器件背面的封装体以外,有效改善器件的散热性能。 |
申请公布号 |
CN103035631B |
申请公布日期 |
2015.07.29 |
申请号 |
CN201110310147.7 |
申请日期 |
2011.09.28 |
申请人 |
万国半导体(开曼)股份有限公司 |
发明人 |
龚玉平;薛彦迅;赵良 |
分类号 |
H01L25/07(2006.01)I;H01L23/31(2006.01)I;H01L23/367(2006.01)I;H01L21/56(2006.01)I |
主分类号 |
H01L25/07(2006.01)I |
代理机构 |
上海信好专利代理事务所(普通合伙) 31249 |
代理人 |
张静洁;徐雯琼 |
主权项 |
一种联合封装高端和低端芯片的半导体器件,其特征在于,包含导电的引线框架(100),其设置有载片基座(110),与所述载片基座(110)分隔开且无电性连接的第一、第二、第三引脚(121、122、123),以及与所述载片基座(110)电性连接的第四引脚(124);低端芯片(200)和高端芯片(300),其各自设置有顶部源极、顶部栅极和底部漏极;其中所述高端芯片(300)的顶部源极上植设有若干导电的源极焊球(311),顶部栅极上植设有若干导电的栅极焊球(312);所述低端芯片(200)的背面固定连接至引线框架(100)的正面,并且使该低端芯片(200)的底部漏极电性连接在载片基座(110)的顶面;所述高端芯片(300)的正面固定连接至引线框架(100)的背面,并且使该高端芯片(300)的顶部源极通过所述若干源极焊球(311)电性连接至载片基座(110)的底面;所述半导体器件还包含封装体(400),将依次堆叠布置的低端芯片(200)、引线框架(100)的载片基座(110)、高端芯片(300)塑封在所述封装体(400)中,而使所述高端芯片(300)的背面暴露在所述半导体器件背面的封装体(400)以外来进行散热。 |
地址 |
英属西印度群岛开曼群岛大开曼岛KY1-1107邮政信箱709玛丽街122号和风楼 |