一种恒定压差、可变输出电压低压差线性稳压器

摘要

本发明公开了一种具有恒定压差、可变输出的LDR(Low dropout regulator，低压差线性稳压器)，该线性稳压器包括：开关稳压器、滤波器、运算放大器、驱动电路及输出功率管。传统的低压差线性稳压器一般工作在特定的输出电压，以保证其压差在一定的范围内；当其输出改变时，特别是当输出低于设计预设输出电压时，其压差将会变大，从而降低了低压差线性稳压器的效率。本发明提供的一种用开关降压DC-DC转换器为功率管供电的LDR，由于开关降压DC-DC转换器的输出电压可在其输出范围内任意设定且不影响效率，所以LDR将在其输出范围内具有恒定压差，使得LDR在其输出范围内都能获得高效率。

主权项

一种恒定压差、可变输出电压低压差线性稳压器，其特征在于，该线性稳压器包括：开关稳压器、滤波器、运算放大器、驱动电路及输出功率管，其中：所述开关稳压器的输入端与电源Vin相连，输出端SW与外接电感L的一端相连，反馈输入端FB与滤波器、外接电阻R1和R2相连；所述滤波器与所述开关稳压器的反馈输入端FB相连，用于对所述开关稳压器的输出进行滤波处理，并将滤波结果输入至运算放大器的负输入端；所述运算放大器的负输入端与所述滤波器的输出端相连，负输入端的电压为滤波器的输出电压，正输入端连接外接电阻R3和R4，正输入端的输入电压为外接电阻R3和R4分压所得的反馈电压；输出端与所述驱动电路相连作为所述驱动电路的输入；所述运算放大器的输入对晶体管为PMOS晶体管Mp1和Mp2，输出级为NMOS共源共栅Mn2、Mn4以及PMOS晶体管Mp4的串联；所述驱动电路的输入端与所述运算放大器的输出端连接，输出端与所述输出功率管的栅极连接；所述输出功率管的栅极接所述驱动电路中的Mn4和Mp2的漏极，所述输出功率管的漏极作为所述线性稳压器的输出端V‑LDR；所述输出端V‑LDR与外接电阻R3和外接电容C2的一端连接，电容C2作为所述线性稳压器的输出电容，其另一端接地；外接电阻R3和R4串联作为所述线性稳压器的反馈电阻，外接电阻R4远离R3的一端接地；所述外接电感L的另一端与所述输出功率管的源极、外接电阻R1的一端、外接电容C1的一端以及电压输出端Vout连接；外接电阻R1的另一端与外接电阻R2的一端、滤波器的输入端连接，R2的另一端与所述外接电容C1的另一端共同接地。