| 发明名称 | 功率集成器件及其制作方法 | ||
| 摘要 | 本发明涉及半导体技术领域，公开了一种功率集成器件及其制作方法。通过改变功率集成器件基底的掺杂离子，使其和基底背面的金属层的接触形成低接触电阻，从而省略了基底背面注入与退火工艺，降低了CDMOS产品的生产成本，缩短了CDMOS产品的制作周期。 | ||
| 申请公布号 | CN104810363A | 申请公布日期 | 2015.07.29 |
| 申请号 | CN201410037708.4 | 申请日期 | 2014.01.26 |
| 申请人 | 北大方正集团有限公司;深圳方正微电子有限公司 | 发明人 | 郑玉宁;陈建国;张枫 |
| 分类号 | H01L27/02(2006.01)I;H01L21/8238(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
| 代理机构 | 北京银龙知识产权代理有限公司 11243 | 代理人 | 许静;安利霞 |
| 主权项 | 一种功率集成器件的制作方法，其特征在于，包括：向半导体基底中掺杂第一离子，形成第一导电类型的重掺杂基底；在所述重型掺杂基底的背面形成金属层；其中，所述第一离子和金属层的接触形成低接触电阻。 | ||
| 地址 | 100871 北京市海淀区成府路298号中关村方正大厦808室 | ||