| 摘要 |
계층 비트선 구조를 갖는 반도체 장치에 있어서 안정된 센스 동작을 수행한다. 워드선(WL1, WL2)과 로컬 비트선(LBL1, LBL2)의 교점에 배치된 메모리 셀(MC1, MC2), 로컬 비트선(LBL1, LBL2)과 글로벌 비트선(GBLT)의 사이에 각각 접속된 계층 스위치(HSW1, HSW2), 및 신호 노드(N1, N2) 사이에 발생하고 있는 전위차를 증폭하는 계층 센스 앰프(HSA)를 구비하고, 신호 노드(N1, N2)는 각각 로컬 비트선(LBL1, LBL2)에 접속된다. 본 발명에 의하면, 계층 센스 앰프(HSA)가 차동 형식의 회로이기 때문에, 안정된 센스 동작을 수행하는 것이 가능해진다. 또한 복수의 로컬 비트선에 대하여 1개의 계층 센스 앰프를 할당할 수 있기 때문에, 계층 센스 앰프의 수를 삭감하는 것도 가능해진다. |
