发明名称 半導体メモリ回路用の磁気トンネル接合要素を含む調整可能基準回路
摘要 回路は、第1の経路と第2の経路とを含む第1の基準対を含む。第1の経路は、第1の磁気トンネル接合(MTJ)要素を含み、第2の経路は、第2のMTJ要素を含む。回路は、第3の経路と第4の経路とを含む第2の基準対をさらに含む。第3の経路は第3のMTJ要素を含み、第4の経路は第4のMTJ要素を含む。第1の基準対および第2の基準対は並列に連結される。回路の基準抵抗は、第1のMTJ要素、第2のMTJ要素、第3のMTJ要素、および第4のMTJ要素の各々の抵抗に基づく。回路の基準抵抗は、MTJ要素のうちの1つの抵抗を調整することによって調整され得る。
申请公布号 JP2015520908(A) 申请公布日期 2015.07.23
申请号 JP20150510502 申请日期 2013.05.06
申请人 クアルコム,インコーポレイテッド 发明人 シャ・リ;ジュン・ピル・キム;テヒュン・キム
分类号 G11C11/15;H01L21/8246;H01L27/105 主分类号 G11C11/15
代理机构 代理人
主权项
地址