| 摘要 |
<p>Es ist ein Prozessor mit einer Funktionseinheit einer Befehlsausführungs-Pipeline beschrieben worden. Die Funktionseinheit weist eine Vergleichsbank-Schaltungsanordnung und eine Addierer-Schaltungsanordnung auf. Die Vergleichsbank-Schaltungsanordnung dient zum Vergleichen eines oder mehrerer Elemente eines ersten Eingangsvektors mit einem Element eines zweiten Eingangsvektors. Die Addierer-Schaltungsanordnung ist mit der Vergleichsbank-Schaltungsanordnung gekoppelt, um die Anzahl von Elementen des zweiten Eingangsvektors, die mit dem ersten Eingangsvektor übereinstimmen, auf einer Element-für-Element-Basis des ersten Eingangsvektors zu addieren.</p> |
