| 发明名称 | 一种集成电阻的制造方法 | ||
| 摘要 | 本发明公开了一种集成电阻的制造方法，应用于超大规模集成电路的后段制程中，包括：提供晶片，所述晶片上形成有半导体器件；在所述晶片上形成铝膜和掺杂的多晶硅锗薄膜，所述铝膜与所述掺杂的多晶硅锗薄膜连接，且所述铝膜和掺杂的多晶硅锗薄膜的形成顺序不限。本发明采用掺杂的多晶硅锗薄膜和铝膜连接制备所述集成电阻，所述多晶硅锗薄膜可以在低温条件下进行，沉积温度低于金属铝的软化温度，因此在器件制造过程中无需限定铝膜和多晶硅锗薄膜之间的形成顺序，使得VLSI后段制程更为方便，可以根据实际情况调整集成电阻的制备工序。 | ||
| 申请公布号 | CN104795316A | 申请公布日期 | 2015.07.22 |
| 申请号 | CN201510189258.5 | 申请日期 | 2015.04.17 |
| 申请人 | 上海华虹宏力半导体制造有限公司 | 发明人 | 冯凯;许忠义 |
| 分类号 | H01L21/02(2006.01)I | 主分类号 | H01L21/02(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 郑玮 |
| 主权项 | 一种集成电阻的制造方法，其特征在于，包括：提供晶片，所述晶片上形成有半导体器件；在所述晶片上形成铝膜和掺杂的多晶硅锗薄膜，所述铝膜与所述掺杂的多晶硅锗薄膜连接，且所述铝膜和掺杂的多晶硅锗薄膜的形成顺序不限。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区祖冲之路1399号 | ||