| 主权项 |
一种基于折叠式比较器的低功耗STT‑RAM读取电路，其特征在于：包括折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的控制电路、并行磁隧道结、控制逻辑电路和反相器，所述控制电路与所述并行磁隧道结连接，所述反相器还连接有第一D触发器和第二D触发器，还包括一时钟输出模块，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接；所述折叠式共源共栅比较器包括第一至第十一MOS管，所述第一MOS管的源极和第二MOS管的源极均连接至VDD端，所述第一MOS管的栅极连接第二MOS管的栅极，所述第一MOS管的漏极和第二MOS管的漏极分别连接第三MOS管的源极和第四MOS管的源极，所述第三MOS管的栅极和第四MOS管的栅极相连接，所述第三MOS管的漏极与第五MOS管的漏极相连接至第七MOS管及第八MOS管的栅极，所述第四MOS管的漏极和第六MOS管的漏极相连接至所述反相器的输入端，所述第五MOS管的栅极和第六MOS管的栅极相连接，所述第五MOS管的源极和第六MOS管的源极分别连接第七MOS管的漏极和第八MOS管的漏极，所述第一MOS管的漏极和第二MOS管的漏极还分别连接第十MOS管的漏极和第九MOS管的漏极，所述第九MOS管的源极和第十MOS管的源极相连接至第十一MOS管的漏极，所述第十一MOS管的源极与所述第七MOS管的源极和第八MOS管的源极相连接至地，所述第一MOS管的源极和第九MOS管的栅极分别连接至并行磁隧道结的两端，所述第十MOS管的栅极连接至所述控制逻辑电路；所述控制电路包括信号控制器、第十二至第十四MOS管，所述信号控制器的控制端口与所述第十二至第十四MOS管的栅极连接，所述第十二MOS管的漏极与第十三MOS管的漏极相连接至所述第一MOS管的栅极，所述第十二MOS管的源极连接至VDD端，所述第十四MOS管的漏极连接至所述第九MOS管的栅极，所述第十四MOS管的源极接地。 |
