发明名称 |
一种封装及PCB上降低阻抗失配的方法 |
摘要 |
一种封装及PCB上降低阻抗失配的方法,底层参考平面上具有开槽线,顶层为具有传输线的信号层;所述开槽线上方的传输线的线宽大于其余部分的线宽。所述开槽线上方线宽的具体数值通过仿真软件获得阻抗性能改善最佳的数据。本发明通过增加开槽线上方即阻抗不连续处信号线宽可以降低该处的特征阻抗,使该处的特征阻抗尽量接近无开槽线处走线的特征阻抗。具体线宽增量需要通过仿真进行决定。通过仿真选取合适的参数以保证传输线阻抗连续性,从而保证了信号完整性。 |
申请公布号 |
CN104797079A |
申请公布日期 |
2015.07.22 |
申请号 |
CN201510169313.4 |
申请日期 |
2015.04.10 |
申请人 |
福州瑞芯微电子有限公司 |
发明人 |
史学良 |
分类号 |
H05K1/02(2006.01)I |
主分类号 |
H05K1/02(2006.01)I |
代理机构 |
福州市鼓楼区京华专利事务所(普通合伙) 35212 |
代理人 |
宋连梅 |
主权项 |
一种封装及PCB上降低阻抗失配的方法,其特征在于:底层参考平面上具有开槽线,顶层为具有传输线的信号层;所述开槽线上方的传输线的线宽大于其余部分的线宽。 |
地址 |
350000 福建省福州市鼓楼区软件大道89号18号楼 |