| 发明名称 | 集成电路器件以及用于制造集成电路器件的方法 | ||
| 摘要 | 一个特征涉及包括金属栅极端的集成电路(IC)，该金属栅极端具有为p型或n型的栅极金属。该IC进一步包括具有p型掺杂或n型掺杂的第一半导体区域，以使得如果栅极金属为p型，则第一半导体区域具有n型掺杂，并且如果栅极金属为n型，则第一半导体区域具有p型掺杂。栅极电介质介于金属栅极端与第一半导体区域之间。栅极电介质具有栅极击穿电压V<sub>BDGSD</sub>，如果编程电压V<sub>PP</sub>的极性被取向为与同金属栅极端和第一半导体区域之间的边界区域相关联的内建电场E<sub>BIGSD</sub>平行，则与内建电场E<sub>BIGSD</sub>成比例地减小。 | ||
| 申请公布号 | CN104798199A | 申请公布日期 | 2015.07.22 |
| 申请号 | CN201380060435.9 | 申请日期 | 2013.11.21 |
| 申请人 | 高通股份有限公司 | 发明人 | Z·王 |
| 分类号 | H01L27/10(2006.01)I;H01L23/525(2006.01)I;G11C17/16(2006.01)I;G11C17/18(2006.01)I;H01L27/112(2006.01)I | 主分类号 | H01L27/10(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 周敏 |
| 主权项 | 一种集成电路，包括：金属栅极端，其包括为p型或n型的栅极金属；具有p型掺杂或n型掺杂的第一半导体区域，以使得如果所述栅极金属为p型，则所述第一半导体区域具有所述n型掺杂，并且如果所述栅极金属为n型，则所述第一半导体区域具有所述p型掺杂；以及栅极电介质，其介于所述金属栅极端与所述第一半导体区域之间。 | ||
| 地址 | 美国加利福尼亚州 | ||