发明名称 半导体装置的制造方法以及半导体装置
摘要 屏蔽氧化膜在n<sup>-</sup>漂移层(2)上形成,并且氮化膜在屏蔽氧化膜上形成,该n<sup>-</sup>漂移层(2)设置在n型低电阻层(1)的前侧。使用第一掩模来光蚀刻氮化膜,并且由此形成氮化屏蔽膜(61)。浓度比n<sup>-</sup>漂移层高的n型杂质离子经由氮化屏蔽膜(61)从半导体衬底的前侧植入并进行热扩散,并且由此形成n对层(7)。去除屏蔽氧化膜。形成栅氧化膜(3a)。栅电极(9)在栅氧化膜(3a)上形成。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入p型杂质离子,并且由此形成p<sup>-</sup>阱区(10)。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入n型杂质离子,并且由此形成n源区(11)。
申请公布号 CN102484073B 申请公布日期 2015.07.22
申请号 CN201080021483.3 申请日期 2010.07.29
申请人 富士电机株式会社 发明人 新村康;渡边庄太;高桥英纪;藤本卓巳;西村武义;若林孝昌
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 张鑫
主权项 一种半导体装置的制造方法,所述制造方法包括:在第一导电率的第一半导体区前侧的表面层中选择性地形成屏蔽膜;经由第一绝缘膜在所述第一半导体区上形成与所述屏蔽膜间隔开的控制电极;使用所述屏蔽膜和控制电极作为掩模在所述第一半导体区的表面层中形成第二导电率的第二半导体区,并且再次使用所述屏蔽膜和控制电极作为掩模在所述第二半导体区的表面层中选择性地形成所述第一导电率的第三半导体区;形成第二绝缘膜来覆盖所述控制电极并且去除所述屏蔽膜;形成与所述第三半导体区接触并且通过所述第二绝缘膜与所述控制电极绝缘的第一电极;以及在所述第一半导体区的后侧形成第二电极,其中所述控制电极经由所述第一绝缘膜在所述第二半导体区的表面上形成,所述第二半导体区被所述第一半导体区和第三半导体区夹在中间,还包括:通过经由所述屏蔽膜植入杂质浓度比所述第一半导体区大的所述第一导电率的杂质离子,在所述第一半导体区的表面层中形成所述第一导电率的对区,所述对区在形成所述屏蔽膜之后形成,其中所述第二半导体区在所述第一半导体区中的对区的表面层中形成,以及所述控制电极经由所述第一绝缘膜在所述第二半导体区的表面上形成,所述第二半导体区被所述第一半导体区中的所述对区和第三半导体区夹在中间。
地址 日本神奈川县川崎市