用于FPGA芯片调试的信号采样缓存装置

摘要

本发明公开了一种用于FPGA芯片调试的信号采样缓存装置，包括缓存控制器（1）、测试插座（2）、存储模块（3）、通信接口（4）和用于实现多个信号采样缓存装置之间级联连接的级联插座模块，缓存控制器（1）分别与测试插座（2）、存储模块（3）、通信接口（4）相连，级联插座模块包括分别用于在级联工作状态时连接上一级信号采样缓存装置或者下一级信号采样缓存装置的第一级联插座（5）和第二级联插座（6），第一级联插座（5）、第二级联插座（6）分别与缓存控制器（1）相连。本发明具有无需FPGA片内RAM资源、存储空间利用率高、信号采样时间跨度大、多信号采样能力强、使用方式灵活的优点。

主权项

一种用于FPGA芯片调试的信号采样缓存装置，其特征在于：包括缓存控制器（1）、测试插座（2）、存储模块（3）、通信接口（4）和用于实现多个信号采样缓存装置之间级联连接的级联插座模块，所述缓存控制器（1）分别与测试插座（2）、存储模块（3）、通信接口（4）相连，所述级联插座模块包括分别用于在级联工作状态时连接上一级信号采样缓存装置或者下一级信号采样缓存装置的第一级联插座（5）和第二级联插座（6），所述第一级联插座（5）、第二级联插座（6）分别与缓存控制器（1）相连；所述缓存控制器（1）包括信号采集模块（11）、数据变换模块（12）、级联传输模块（13）、选择器（14）、数据压缩模块（15）、数据存储模块（16）、数据通信模块（17）、存储控制模块（18）和通信控制模块（19），所述信号采集模块（11）的输入端与测试插座（2）相连，所述信号采集模块（11）的输出端分别与数据变换模块（12）、级联传输模块（13）相连，所述选择器（14）的输入端分别与数据变换模块（12）、级联传输模块（13）相连，所述选择器（14）的输出端与数据压缩模块（15）相连，所述数据压缩模块（15）的输出端分别与数据存储模块（16）、数据通信模块（17）相连，所述数据存储模块（16）通过存储控制模块（18）与存储模块（3）相连，所述数据存储模块（16）与数据通信模块（17）相互连接，所述数据通信模块（17）通过通信控制模块（19）与通信接口（4）相连，所述级联传输模块（13）分别与第一级联插座（5）和第二级联插座（6）相连，所述级联传输模块（13）内设有用于控制第一级联插座（5）以及第二级联插座（6）连接状态的级联转换模块（131），所述级联转换模块（131）与通信控制模块（19）相连。