画素电路

主权项

一种画素电路，电性耦接至一资料线、一第一扫描线与一第二扫描线，该画素电路包括：一第一画素单元，电性耦接至该资料线与该第二扫描线，用以决定该第一画素单元的一第一显示灰阶；一第二画素单元，电性耦接至该资料线与该第一扫描线，用以决定该第二画素单元的一第二显示灰阶；以及一第三画素单元，电性耦接至该资料线、该第一扫描线与该第二扫描线，用以决定该第三画素单元的一第三显示灰阶；其中，一第一闸极信号为输入至该第一扫描线，以在一第一时间区段内透过该资料线提供一第一显示位准至该第二画素单元及该第三画素单元，一第二闸极信号为输入至该第二扫描线，以在该第一时间区段后的一第二时间区段内透过该资料线提供一第二显示位准至该第二画素单元及耦接第三画素单元至一电容。