发明名称 |
三维NOR型阵列之记忆体架构 |
摘要 |
|
申请公布号 |
TWI493545 |
申请公布日期 |
2015.07.21 |
申请号 |
TW100111362 |
申请日期 |
2011.03.31 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
吕函庭 |
分类号 |
G11C11/4063;G11C11/413;H01L23/52 |
主分类号 |
G11C11/4063 |
代理机构 |
|
代理人 |
祁明辉 台北市信义区忠孝东路5段510号22楼;林素华 台北市信义区忠孝东路5段510号22楼 |
主权项 |
一种记忆体装置,系包括:一积体电路基板;复数半导体材料条状物之堆叠,系从该积体电路基板伸出,该些堆叠为脊形,且该些堆叠于复数平面位置中之不同平面位置包含由绝缘材料分隔之至少二个半导体材料条状物;复数条字元线,正交地排列于该些堆叠上方;复数个记忆体元件,位于该些堆叠及该些字元线之表面之间;复数个位元线结构,系耦合至沿着该些堆叠之每个半导体材料条状物的多重位置;以及复数个源极线结构,系耦合至沿着该些堆叠之每个半导体材料条状物的多重位置,其中该些位元线结构及该些源极线结构位于该些字元线中之相邻的字元线之间。 |
地址 |
新竹市新竹科学工业园区力行路16号 |