发明名称 制造积体电路设计布局的方法、积体电路设计布局以及于积体电路布局中定位图样的方法
摘要
申请公布号 TWI493373 申请公布日期 2015.07.21
申请号 TW102142585 申请日期 2013.11.22
申请人 台湾积体电路制造股份有限公司 发明人 张世明;林子钦;罗仁杰;唐于博;欧宗桦
分类号 G06F17/50;G06F9/455 主分类号 G06F17/50
代理机构 代理人 洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼
主权项 一种制造积体电路设计布局的方法,该方法用以区分该积体电路布局中复数个相似的图样,每一图样包含了复数个实质上相同且以规则方式排列的虚拟特征,该方法包括:在每一图样中,决定用以偏移的至少一可调虚拟特征;决定具有复数锚虚拟特征之一锚群,从而在每一图样中定位该至少一可调虚拟特征,在每一图样中该等锚虚拟特征的该锚群与该至少一可调虚拟特征具有一固定空间关系;对于偏移过之该至少一可调虚拟特征,决定被变化的调整参数;决定每一调整参数能变化的偏差值;以及对于每一图样及其中之每一可调虚拟特征,以各别对应的偏差值改变一或多个该等调整参数,透过该可调虚拟特征和该改变的调整参数,使不同的图样得以区分彼此。
地址 新竹市新竹科学工业园区力行六路8号