| 摘要 |
<p>제1 도전성 타입의 반도체 기판을 갖는 비휘발성 메모리 디바이스. 비휘발성 메모리 셀들의 어레이가 반도체 기판에 복수의 행들 및 열들로 배치되어 있다. 각각의 메모리 셀은 제2 도전성 타입의 반도체 기판의 표면 상의 제1 영역, 및 제2 도전성 타입의 반도체 기판의 표면 상의 제2 영역을 포함한다. 제1 영역과 제2 영역 사이에는 채널 영역이 있다. 워드 라인은 채널 영역의 제1 부분 위에 놓여 있고, 그로부터 절연되며, 제1 영역에 인접하고, 제1 영역과 거의 또는 전혀 중첩되지 않는다.</p> |
