| 发明名称 |
用于后段制程(BEOL)互连之前层自对准通孔及插塞图案化;PREVIOUS LAYER SELF-ALIGNED VIA AND PLUG PATTERNING FOR BACK END OF LINE (BEOL) INTERCONNECTS |
| 摘要 |
描述用于后段制程(BEOL)互连之前层自对准通孔及插塞图案化。于一范例中，用于积体电路之互连结构包括一配置于基底上之第一层。该互连结构之该第一层包括在第一方向上之交替的金属线和电介质线之光栅。该互连结构之第二层系配置于该第一层之上。该第二层包括在垂直于该第一方向的第二方向上之交替的金属线和电介质线之光栅。该第二层之该光栅的各金属线被配置于凹陷电介质线上，该凹陷电介质线系由相应于该互连结构之该第一层的交替金属线和电介质层线之第一电介质材料和第二电介质材料的交替不同区所组成。 |
| 申请公布号 |
TW201528347 |
申请公布日期 |
2015.07.16 |
| 申请号 |
TW103130412 |
申请日期 |
2014.09.03 |
| 申请人 |
英特尔股份有限公司 INTEL CORPORATION |
发明人 |
沃兰斯 查理斯 WALLACE, CHARLES H.;奈赫斯 保罗 NYHUS, PAUL A.;谭 伊利耶特 TAN, ELLIOT N.;席发库玛 史汪米纳森 SIVAKUMAR, SWAMINATHAN |
| 分类号 |
H01L21/28(2006.01);H01L21/3205(2006.01) |
主分类号 |
H01L21/28(2006.01) |
| 代理机构 |
|
代理人 |
林志刚 |
| 主权项 |
|
| 地址 |
美国 US |
