用于ＭＯＳ电晶体之沈积在ＩＶ族基板上的ＩＩＩ－Ｖ族通道的高阻层;HIGH RESISTANCE LAYER FOR III-V CHANNEL DEPOSITED ON GROUP IV SUBSTRATES FOR MOS TRANSISTORS

摘要

本案揭示用于半导体装置，例如金属氧化物半导体(MOS)电晶体的使用高阻层于III-V族通道层与IV族基板间之技术。该高阻层可以用以最小化(或消除)直接流通过该通道以外之源极流至汲极的路径的电流。在一些情况下，高阻层可以是III-V族宽能带隙层。在这些情况下，该宽能带隙层可以具有大于1.4电子伏(eV)的能带隙，并甚至可以具有大于2.0eV的能带隙。在其他情况下，该宽能带隙层可以例如透过氧化或氮化部份或整个被转换为一绝缘体。所得结构可以与平坦、鳍式、或奈米线/奈米丝电晶体架构一起使用，以协助防止基板泄漏问题。