发明名称 |
高速多通道并行千兆网采集卡硬件 |
摘要 |
本实用新型涉及高速多通道并行千兆网采集卡硬件,由高速并行千兆网采集卡、3块模拟前端电路板构成,高速并行千兆网采集卡由FPGA并行处理器、增量编码器、千兆网收发芯片、18路高速信号模数转换器、18路数模转换器以及电源管理模块构成,其中FPGA并行处理器下端通过并口与千兆网收发芯片相连,千兆网收发芯片右侧设置一电源管理模块,FPGA并行处理器右侧通过SPI接口与18路高速数模转换器相连,FPGA并行处理器上端通过LVDS接口与18路高速信号模数转换器相连,另FPGA并行处理器左侧输入端连接一增量编码器,本实用新型的有益效果为:提高了通讯速度,降低了成本。 |
申请公布号 |
CN204481841U |
申请公布日期 |
2015.07.15 |
申请号 |
CN201520238171.8 |
申请日期 |
2015.04.18 |
申请人 |
合肥华欣自控设备成套有限公司 |
发明人 |
汪勇;王爱华 |
分类号 |
H04L12/28(2006.01)I;G01N29/04(2006.01)I |
主分类号 |
H04L12/28(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
高速多通道并行千兆网采集卡硬件,由高速并行千兆网采集卡、3块模拟前端电路板构成,其特征在于:高速并行千兆网采集卡由FPGA并行处理器、增量编码器、千兆网收发芯片、18路高速信号模数转换器、18路数模转换器以及电源管理模块构成,其中FPGA并行处理器下端通过并口与千兆网收发芯片相连,千兆网收发芯片右侧设置一电源管理模块,FPGA并行处理器右侧通过SPI接口与18路高速数模转换器相连,FPGA并行处理器上端通过LVDS接口与18路高速信号模数转换器相连,另FPGA并行处理器左侧输入端连接一增量编码器;模拟前端电路板由高压脉冲发射模块、超声波探头接口、超声接收模块、高压模块、数字卡接口以及可变增益放大器组成,其中数字卡接口上端设置一高压模块,一可变增益专用放大器,高压模块输出端与高压脉冲发射模块相连,高压脉冲发射模块输出端与超声波探头接口相连,超声波探头接口输出端与超声接收模块相连,超声接收模块输出端与可变增益专用放大器相连。 |
地址 |
230011 安徽省合肥市长丰双凤经济开发区凤麟路76号 |