| 发明名称 | MOSFET及其制造方法 | ||
| 摘要 | 本申请公开了一种MOSFET及其制造方法，其中一种MOSFET，包括：SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；栅叠层，所述栅叠层位于半导体层上；源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅叠层两侧；沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；其中，所述MOSFET还包括背栅，所述背栅嵌于所述半导体衬底中并且包括形成背栅的下部区域的第一掺杂区和形成背栅的上部区域的第二掺杂区，所述背栅的第二掺杂区与栅叠层自对准。该MOSFET可以通过改变背栅中的掺杂类型和掺杂浓度而实现对阈值电压的调节。 | ||
| 申请公布号 | CN103050526B | 申请公布日期 | 2015.07.15 |
| 申请号 | CN201110308827.5 | 申请日期 | 2011.10.12 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱慧珑;梁擎擎;尹海洲;骆志炯 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种MOSFET，包括：SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；栅叠层，所述栅叠层位于半导体层上；源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅叠层两侧；沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；其中，所述MOSFET还包括背栅，所述背栅嵌于所述半导体衬底中并且包括形成背栅的下部区域的第一掺杂区和形成背栅的上部区域的第二掺杂区，所述背栅的第二掺杂区与栅叠层自对准，所述背栅的第一掺杂区和第二掺杂区具有相同的掺杂类型，以及其中，所述背栅在沟道区下方的部分相对于所述背栅在源区和漏区下方的部分靠近所述绝缘埋层。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||