| 主权项 |
一种植物工厂用大规模LED光源控制器，其特征在于，包括：处理器模块、SD卡模块、网络控制器模块、FPGA模块、LCD模块和红外接收模块；所述的SD卡模块通过SDIO接口连接处理器模块，网络控制器模块、FPGA模块通过并行总线接口连接处理器模块，LCD模块、红外接收模块通过GPIO接口连接处理器模块；所述处理器模块由电阻R1、电容C1、按键S1、排针P2、复位芯片U1、处理器核心板P1组成；电阻R1的一端接复位芯片U1的复位管脚，电阻R1的另一端接处理器核心板P1的复位管脚，电容C1的一端接+3.3V电源，按键S1的一端接复位芯片U1的控制管脚，排针P2的第二管脚接处理器核心板P1的启动管脚，电容C1的另一端、按键S1的另一端、排针P2的第三管脚和复位芯片U1的接地管脚均接地；位芯片U1的电源管脚接+3.3V电源； 所述SD卡模块由9个电阻R2‑R15、SD卡槽SD1组成；电阻R2的一端分别接SD卡槽SD1的数据1管脚和处理器核心板P1的数据1管脚，电阻R3的一端分别接SD卡槽SD1的数据0管脚和处理器核心板P1的数据0管脚，电阻R4的一端分别接SD卡槽SD1的时钟管脚和处理器核心板P1的时钟管脚，电阻R5的一端分别接SD卡槽SD1的命令管脚和处理器核心板P1的命令管脚，电阻R6的一端分别接SD卡槽SD1的数据3管脚和处理器核心板P1的数据3管脚，电阻R7的一端分别接SD卡槽SD1的数据2管脚和处理器核心板P1的数据2管脚，电阻R8的一端分别接SD卡槽SD1的探测管脚和处理器核心板P1的探测管脚，电阻R9的一端与电阻R10的一端相接后接入SD卡槽SD1的写保护管脚，电阻R10的另一端接处理器核心板P1的写保护管脚，电阻R2‑R9的另一端均接+3.3V电源；SD卡槽SD1的四个外接引脚和接地引脚均接地； 所述网络控制器模块由5个电阻R11‑R15、9个电容C2‑C10、2个排阻PZ1‑PZ2、晶振Y1、RJ45接口CN1、网络芯片U2组成；电阻R11的一端接网络芯片U2的带隙管脚，电阻R12的一端接RJ45接口CN1的绿色LED1正极管脚，电阻R13的一端接RJ45接口CN1的黄色LED1正极管脚，电阻R14的一端接RJ45接口CN1的绿色LED2正极管脚，电阻R15的一端接RJ45接口CN1的黄色LED2正极管脚，电阻R12‑R15的另一端均接+3.3V电源，电容C2的一端接网络芯片U2的参考电压管脚，电容C3的一端与晶振Y1的一端相接后接入网络芯片U2的晶振输入管脚，电容C4的一端与晶振Y1的另一端相接后接入网络芯片U2的晶振输出管脚，电容C3和电容C4的另一端均接地，电容C5的一端接排阻PZ1的管脚5和管脚6，电容C6的一端接排阻PZ1的管脚7和管脚8，电容C7和电容C8的一端均接模拟+1.8V电源，电容C9的一端接排阻PZ2的管脚5和管脚6，电容C10的一端接排阻PZ2的管脚7和管脚8，电阻R11的另一端、电容C2、C5‑C10的另一端均接模拟地；排阻PZ1的管脚4与RJ45接口CN1的接收管脚相连后接入网络芯片U2的第一接收管脚，排阻PZ1的管脚3与RJ45接口CN1的第二接收管脚相连后接入网络芯片U2的第二接收管脚，排阻PZ1的管脚2与RJ45接口CN1的第一发送管脚相连后接入网络芯片U2的第一发送管脚，排阻PZ1的管脚1与RJ45接口CN1的第二发送管脚相连后接入网络芯片U2的第二发送管脚；排阻PZ2的管脚4与RJ45接口CN1的第三接收管脚相连后接入网络芯片U2的第三接收管脚，排阻PZ2的管脚3与RJ45接口CN1的第四接收管脚相连后接入网络芯片U2的第四接收管脚，排阻PZ2的管脚2与RJ45接口CN1的第三发送管脚相连后接入网络芯片U2的第三发送管脚，排阻PZ2的管脚1与RJ45接口CN1的第四发送管脚相连后接入网络芯片U2的第四发送管脚；网络芯片U2的数据管脚分别接入处理器核心板P1的数据管脚，网络芯片U2的地址管脚分别接入处理器核心板P1的地址管脚； 所述FPGA模块由5个电阻R16‑R20、电容C11、有源晶振Y2、JTAG插槽CN2、排针P3、FPGA芯片U3组成；有源晶振Y2时钟输出管脚接FPGA芯片U3的差分时钟输入管脚；电阻R16的一端接FPGA芯片U3的配置完成管脚，电阻R17的一端接FPGA芯片U3的状态管脚，电阻R16和电阻R17的另一端、电容C11的一端、有源晶振Y2的电源管脚均接+3.3V电源，电阻R18的一端与JTAG插槽CN2的时钟管脚相连后接入FPGA芯片U3的时钟管脚，电阻R19的一端与JTAG插槽CN2的模式管脚相连后接入FPGA芯片U3的模式管脚，电阻R20的一端与JTAG插槽CN2的数据输入管脚相连后接入FPGA芯片U3的数据输入管脚，电阻R19和电阻R20的另一端均接+2.5V电源，电阻R18的另一端、电容C11的另一端、有源晶振Y2的接地管脚均接地；FPGA芯片U3的地址管脚分别接入处理器核心板P1的地址管脚，FPGA芯片U3的数据管脚分别接入处理器核心板P1的数据管脚，FPGA芯片U3的8路LED输出管脚分别接排针P3的输入管脚；所述LCD模块由2个电阻R21、电阻R22、LCD J1组成；电阻R21的一端与电阻R22的一端相连后接入LCD J1的驱动电压管脚，电阻R21的另一端、LCD J1的电源管脚和背光电源正极管脚均接+3.3V电源，电阻R22的另一端、LCD J1的接地管脚和背光电源负极管脚均接地；LCD J1的控制管脚分别接处理器核心板P1的控制管脚，LCD J1的数据管脚分别接处理器核心板P1的液晶数据管脚；所述红外接收模块由电阻R23、电阻R24、电容C12、红外接收头U4组成；电阻R23的一端与电容C12的正极相连后接入红外接收头U4的电源管脚，电阻R24的一端分别接红外接收头U4的信号输出管脚和处理器核心板P1的中断管脚，电阻R23和电阻R24的另一端均接+3.3V电源，电容C12的负极、红外接收头U4的接地管脚均接地。 |
