发明名称 一种自动调整延迟锁相环初始延迟的延迟锁相电路
摘要 本实用新型公开一种自动调整延迟锁相环初始延迟的延迟锁相电路,输入时钟信号线连接初始延迟调节单元;初始延迟调节单元的输出端连接鉴相器和第一延迟链,第一延迟链的输出端连接输出时钟线;输出时钟线通过反馈电路连接初始延迟调节单元和鉴相器;鉴相器的输出端连接逻辑控制电路,逻辑控制电路的输出端连接第一延迟链。本实用新型通过总相位差检测单元的输出,判断反馈时钟与输入时钟的总相位差,计数单元量化输入时钟与反馈时钟的总相位差,得到相位差需要调节的步数,并通过第二延迟链在一个周期内将总相位差全部减去;进行快速锁定。
申请公布号 CN204481794U 申请公布日期 2015.07.15
申请号 CN201520172884.9 申请日期 2015.03.25
申请人 西安华芯半导体有限公司 发明人 梁超;刘成;郭晓锋
分类号 H03L7/085(2006.01)I 主分类号 H03L7/085(2006.01)I
代理机构 西安通大专利代理有限责任公司 61200 代理人 徐文权
主权项 一种自动调整延迟锁相环初始延迟的延迟锁相电路,其特征在于,包括初始延迟调节单元、第一延迟链、逻辑控制电路、鉴相器和反馈电路;输入时钟信号线连接初始延迟调节单元;初始延迟调节单元的输出端连接第一延迟链和鉴相器,第一延迟链的输出端连接输出时钟线;输出时钟线通过反馈电路连接初始延迟调节单元和鉴相器;鉴相器的输出端连接逻辑控制电路,逻辑控制电路的输出端连接第一延迟链。
地址 710075 陕西省西安市高新6路38号腾飞创新中心A座4层