发明名称 Verfahren und Vorrichtung zur Optimierung von Leistung und Latenz auf einer Verbindungsstrecke
摘要 <p>Es werden eine Vorrichtung und ein Verfahren zur Optimierung von Latenz und Leistung einer Verbindungsstrecke offenbart, die innerhalb eines Systems auf Prozessorbasis arbeitet. Die Vorrichtung und das Verfahren enthalten ein Latenzmessinstrument, das in eine Warteschlange eingebaut ist, die nicht auf einem Warteschlangentiefenschwellenwert beruht. Die Vorrichtung und das Verfahren enthalten auch eine Rückmeldungslogik, die eine Leistungsreduktion um einen steigenden Latenzsollwert optimiert, um auf ein schwerfälliges Wiederversorgungsverhalten zu reagieren, das die physischen Eigenschaften der Verbindungsstrecke bedingen.</p>
申请公布号 DE112013004808(T5) 申请公布日期 2015.07.09
申请号 DE20131104808T 申请日期 2013.06.14
申请人 INTEL CORPORATION 发明人 ALEXANDER, JAMES W.;GREMEL, BUCK W.;SHAH, PINKESH J.;NAIR, MOHAN;TRIVEDI, MALAY
分类号 G06F9/06;G06F9/30 主分类号 G06F9/06
代理机构 代理人
主权项
地址