发明名称 | 存储器装置和存储器控制方法 | ||
摘要 | 一种存储器装置和存储器控制方法,该存储器装置包括一存储单元阵列和一列解码器。存储单元阵列包括多条偶数本地位线和多条奇数本地位线。列解码器包括多个偶数通道晶体管和多个奇数通道晶体管。每一偶数通道晶体管的一控制端分别耦接至多条偶数选择线的单独一条,每一偶数通道晶体管的一第一端分别耦接至偶数本地位线的单独一条,而每一偶数通道晶体管的一第二端皆耦接至一偶数总体位线。每一奇数通道晶体管的一控制端分别耦接至多条奇数选择线的单独一条,每一奇数通道晶体管的一第一端分别耦接至奇数本地位线的单独一条,而每一奇数通道晶体管的一第二端皆耦接至一奇数总体位线。本发明可以有效地消除邻近存储单元之间的电容耦合效应。 | ||
申请公布号 | CN104766619A | 申请公布日期 | 2015.07.08 |
申请号 | CN201410004875.9 | 申请日期 | 2014.01.06 |
申请人 | 华邦电子股份有限公司 | 发明人 | 河壬喆 |
分类号 | G11C7/12(2006.01)I | 主分类号 | G11C7/12(2006.01)I |
代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 汤在彦 |
主权项 | 一种存储器装置,其特征在于,该存储器装置包括:一存储单元阵列,包括多条偶数本地位线和多条奇数本地位线;以及一列解码器,包括:多个偶数通道晶体管,其中每一所述偶数通道晶体管的一控制端分别耦接至多条偶数选择线的单独一条,每一所述偶数通道晶体管的一第一端分别耦接至所述偶数本地位线的单独一条,而每一所述偶数通道晶体管的一第二端皆耦接至一偶数总体位线;以及多个奇数通道晶体管,其中每一所述奇数通道晶体管的一控制端分别耦接至多条奇数选择线的单独一条,每一所述奇数通道晶体管的一第一端是分别耦接至所述奇数本地位线的单独一条,而每一所述奇数通道晶体管的一第二端皆耦接至一奇数总体位线;其中该偶数总体位线相异于该奇数总体位线。 | ||
地址 | 中国台湾台中市 |